职位职责： 1、负责字节跳动自研芯片的系统软件架构设计和优化，参与重点模块的开发调试，支撑芯片最终产品在字节跳动数据中心大规模上线，并参与分析和解决线上重点问题； 2、负责SoC芯片BSP/驱动设计开发，负责硅前硬件仿真平台上的软硬件联调验证，硅后芯片调出和产品化； 3、洞察行业最新趋势，分析业界最新发布的产品，结合字节的业务需求和自研芯片架构，为芯片软硬件协同设计提供有价值的输入。 职位要求： 1、计算机相关专业，本科及以上学历，5年以上相关工作经验； 2、熟悉ARM/RISC-V SoC体系架构，有SoC芯片底层软件研发经验，熟悉芯片研发流程； 3、有丰富的高速接口驱动开发、系统验证和底层问题分析经验，熟悉接口协议规范，包括PCIe/CXL/UCIe/高速以太网等高速接口； 4、熟悉片上总线协议（AXI/CHI等），熟悉常用的片上互联IP（NOC、CMN），熟悉片上互联的监控和调试功能。 加分项： 1、有GPU计算方向研发经验，熟悉GPGPU/NPU硬件架构，熟悉大模型推理和训练流程，驱动/Runtime/通信库和AI框架，熟悉CUDA/ROCm软件栈； 2、熟悉视频编解码规范（H264/HEVC/H266等），有硬件编解码Firmware/驱动开发经验，熟悉FFmpeg/Gstreamer框架对接； 3、擅长跨团队沟通交流协作，有项目或团队管理经验。

职位职责： 1、负责字节跳动自研芯片的系统软件架构设计和优化，参与重点模块的开发调试，支撑芯片最终产品在字节跳动数据中心大规模上线，并参与分析和解决线上重点问题； 2、负责SOC芯片BSP/驱动设计开发，负责硅前硬件仿真平台上的软硬件联调验证，硅后芯片调出和产品化； 3、洞察行业最新趋势，分析业界最新发布的产品，结合公司的业务需求和自研芯片架构，为芯片软硬件协同设计提供有价值的输入。 职位要求： 1、计算机相关专业，本科及以上学历，5年以上相关工作经验； 2、熟悉ARM/RISC-V SOC体系架构，有SOC芯片底层软件研发经验，熟悉芯片研发流程； 3、有丰富的BSP开发经验，有比较强的系统方案架构设计能力，熟悉SOC启动流程，熟悉Linux内核驱动开发，有丰富的问题分析定位经验； 4、熟悉ARM/RISCV CPU体系架构，熟悉GIC, SMMU，ARM CoreSight等硬件模块和Linux内核驱动。 加分项： 1、有GPU计算方向研发经验，熟悉GPGPU/NPU硬件架构，熟悉大模型推理和训练流程，驱动/Runtime/通信库和AI框架，熟悉CUDA/ROCm软件栈； 2、熟悉视频编解码规范（H264/HEVC/H266等），有硬件编解码Firmware/驱动开发经验，熟悉FFmpeg/Gstreamer框架对接； 3、擅长跨团队沟通交流协作，有项目或团队管理经验。

岗位职责： 1、负责指定项目的原理图设计及PCB设计指导、结构确认、样板调试、测试部与客户反馈问题整改，按时完成项目的研发。 2、负责以RK等方案为基础的工控设备、小屏显示类产品的硬件设计、驱动开发、调试及硬件问题解决； 3、输出原理图、配置清单，输出生产、装配、驱动软件接口说明等文档； 4、新物料的选型、性能测试验证与批量导入； 5、制作硬件产品的BOM，控制研发项目成本； 6、负责输出项目硬件相关的生产文件并主导EVT、NPI等。 职位要求 1、**本科及以上学历，电子、通讯、计算机类相关专业，有较深厚的硬件基础。 2、熟悉Cortex-A系列SoC，可以熟练进行数字系统的硬件设计、驱动编写。 3、熟悉电源、FLASH、SDRAM/eMMC、USB、MIPI、HDMI/DP、PCIe等子模块的软硬件设计。 4、熟悉I2C、I2S、UART、SPI、485等通信电路和对应驱动设计。 5、熟悉WiFi、蓝牙、5G等射频模块应用。 6、熟练掌握C语言，了解汇编语言。精通PADS、EDA等相关软件。 7、有瑞芯微RK3399、RK3568、RK3588、P7885等SoC硬件设计经验者优先。 8、有商显板卡、会议机板卡、教学一体机板卡、录播主机板卡等硬件设计经验者优先。 9、有良好的文档、代码编写习惯。 10、具备良好的沟通能力，能够独立沟通处理客户提出的问题，能够协调内部各个部门资源。 11、为人正直善良，三观端正，具有“清零”、“再学习”心态，具备强烈的责任心，具备较强的抗压能力

本岗位工作地点北京或嘉兴（可根据人选意向决定）、试用期不打折、五险一金全额缴纳。 本岗位隶属类脑实验室。 岗位职责： 1、负责SOC软硬件接口定义和制定设计方案，IP整合，完成RTL设计； 2、负责模块的逻辑仿真和系统的板级调试，定位问题并修改； 3、负责面积、性能与功耗的优化，定位系统瓶颈并优化； 4，与后端设计团队合作对SoC后端设计结果进行评估及优化； 5, 与SoC验证团队及FPGA团队合作进行对应的仿真测试。 任职要求： 1、计算机、电子、通讯、微电子类等硕士毕业，具备数字电路设计，计算机体系结构等基础知识； 2、熟练使用Verilog HDL/VHDL语言进行代码开发； 3、熟悉软硬件协同设计者优先，有过tape-out经验者优先； 4、熟悉PCIe、DDR、MIPI和Serdes 等高速接口或者协议的一种； 5、熟悉计算机体系结构（cache 一致性协议和GIC），AMBA协议和NOC架构； 6、熟悉SOC的低功耗设计，理解时钟和复位结构，Power Domain 管理。

岗位职责： 1. SOC 中的模块及系统级验证 2. 根据 spec 提取测试点、制定验证计划 3. 搭建验证平台，编写验证用例，执行验证 4. Failure、Bug 分析及定位 5. Coverage 分析及收敛 6. 按时、保质完成各节点的交付 7. 开发验证相关的自动化工具 任职要求： 1. 本科及本科以上，微电子、电子工程、通信、计算机专业优先 2. 2 年以上工作经验，有大型 SOC 验证经验 3. 有如下领域的多项验证经验：ARM、RSIC-V、AMBA 总线、Video、Audio、Security、Ethernet、 DDR、ISP、NPU、MIPI、USB、SD、I2C、UART、SPI 等 4. 精通 Verilog/SystemVerilog 和 UVM，能够独立搭建验证环境 5. 精通 C/C++等编程语言，熟悉 reference model 的开发及使用 6. 精通 Shell、Makefile、Perl/Python/Ruby/Tcl 等 7. 有门仿、性能验证、总线验证经验 8. 具有强烈的责任心、自我驱动力和 schedule 意识 9. 具有良好的学习能力、团队合作能力、沟通表达能力和问题分析能力 加分项： 1.有低功耗验证经验 2. 有硬件加速器验证经验 3. 有基于 VC Formal 或者 JasperGold 的形式验证经验。

职位描述： 1、与芯片架构师合作，深刻理解芯片架构和系统需求； 2、选用合适的内部和外部第三方IP以实现芯片功能需求； 3、制定计划，协助并review SoC集成团队以按期交付SoC RTL； 4、协助并review SoC验证团队按期完成SoC验证； 5、协助并review FPGA团队进行FPGA验证； 6、协助团队提供系统设计用的参考电路设计板并对SoC芯片进行测试以保证其正确性。 职位要求： 1、电子工程及相关专业硕士毕业； 2、10年以上使用Verilog进行数字电路设计工作经验； 3、带领团队完成过多个子系统和多个SoC芯片的集成并成功流片； 4、具有深亚微米超大型SoC设计经验； 5、具有低功耗多电压域SoC芯片设计经验； 6、具有以下子系统经验者尤佳， NoC、cache、Security、DDR、USB、Ethernet、MIPI； 7、具有SoC验证经验者尤佳； 8、具有SoC后端设计经验者尤佳； 9、具有编程经验如C/perl/Python经验者尤佳。 Base北京/上海均可

1、与芯片架构师合作，深刻理解芯片架构和系统需求； 2、选用合适的内部和外部第三方IP以实现芯片功能需求； 3、制定计划，协助并review SoC集成团队以按期交付SoC RTL； 4、协助并review SoC验证团队按期完成SoC验证； 5、协助并review FPGA团队进行FPGA验证； 6、协助团队提供系统设计用的参考电路设计板并对SoC芯片进行测试以保证其正确性。 职位要求： 1、电子工程及相关专业硕士毕业； 2、10年以上使用Verilog进行数字电路设计工作经验； 3、带领团队完成过多个子系统和多个SoC芯片的集成并成功流片； 4、具有深亚微米超大型SoC设计经验； 5、具有低功耗多电压域SoC芯片设计经验； 6、具有以下子系统经验者尤佳， NoC、cache、Security、DDR、USB、Ethernet、MIPI； 7、具有SoC验证经验者尤佳； 8、具有SoC后端设计经验者尤佳； 9、具有编程经验如C/perl/Python经验者尤佳。 Base北京/上海均可

岗位职责： 1.参与SOC的定义和spec输出； 纺织路与雄庄路交叉口曙光星城D区3号楼第11层05号房间 2.完成芯片的详细设计； 3.系统算法的verilog实现，负责各子模块的系统整合与接口规划； 4.负责RTL/布线前/布线后验证，FPGA真逻辑验证； 5.IP整合与维护； 6.负责设计过程中关键技术难点的解决工作； 7.协助FPGA原形验证、产品测试、调试和应用； 任职要求： 1.计算机/微电子/电路设计/通信相关专业，本科及以上学历，5年及以上SOC芯片设计经验； 2.计算机体系结构/处理器结构理解深刻，某种体系架构如X86/ARM/SPAC 等至少一种有SOC集成工程经验； 3.熟悉各类IP资源； 4.熟悉前端设计语言及开发工具、环境； 5.熟悉FPGA及其相关工具； 6.完整的SOC设计开发流程及成功流片经验，有先进工艺下大型高算力芯片成功量产经验者优先。 7.PCIE设计经验者优先

【岗位职责】： 1、负责基于ARM/RISC-V内核的无线MCU和SOC设计； 2、协同模拟电路设计工程师，共同完成数模接口设计； 3、协同固件工程师，共同完成软硬件接口设计； 4、参与数字电路的前仿真和后仿真； 5、参与数字电路的逻辑综合，形式验证，静态时序分析； 6、参与数字电路的FPGA验证； 7、撰写设计文档，参与撰写产品配套文档。 【任职要求】： 1、拥有8年以上数字电路设计经验； 2、参与的设计有5次以上成功流片经验； 3、扎实的数字电路设计基础，能熟练使用verilog进行设计； 4、熟练使用Cadence或Synopsys的EDA工具； 5、对MCU/SOC的复位和时钟电路有深刻理解； 6、熟悉AHB和APB总线，和基于该总线的DMA设计； 7、对eFlash或外挂spi-flash有一定了解； 8、对嵌入式软件有一定的了解； 9、有良好的沟通和协助能力； 10、有无线MCU/SOC开发经验的优先考虑。

基于自主知识产权芯片，我们的GNSS算法正服务于百万级IOT终端，践行“助力人类触摸无处不在的精准时空”的使命。期待与你一起并肩，促进更大规模的芯片终端落地，将基于芯片的GNSS高精度应用发挥出更大的前景！ 未来的你能接触到： 1、芯片架构设计，包括CPU、总线、时钟复位设计等。 2、负责模块在SoC里的集成和RTL /SDC /UPF实现。 3、参与SOC 的模块级和系统级验证。 4、参与和后端迭代，以及进行功耗估计和性能分析等。 同时我们希望你能具备： 1、配合架构师完成芯片的顶层架构设计及子系统架构设计。 2、负责芯片级前端设计工作，包括时钟，复位，低功耗，总线，芯片总体集成； 3、完成技术可行性和PPA分析，以及工作量估计； 4、负责芯片前端flow，交付质量可靠的Netlist给后端； 5、配合验证组完成SOC功能性能以及低功耗的验证工作； 6、完成ASIC到FPGA的设计移植； 7、配合软件人员完成底层驱动开发。

SOC分析师（三方岗位/英语方向/韩语方向） 地点：辽宁 大连 关于这个角色： 亚太区SOC分析师的职位，向网络安全经理报告，他/她将在一个团队中工作，在SOC平台上创建网络安全服务，管理、监测和保护所面临的威胁。缩短反应时间，提高安全风险的可见性和透明度。 关键任务和责任： · 与全球SOC团队一起建立SOC能力。 · 监控、响应和处理从部署在内部和云环境中的SOC工具触发的安全警报，如EDR、IDS/IPS、Web代理、SIEM、网络钓鱼分析等，以及从云安全平台如MS Defender for Cloud、AWS Guard duty、Orca Security等。 · 调查事件，以确定它们是真正的事件还是误报。 · 在调查的基础上创建事件的故事情节，确定并传达所有安全警报/事件的必要补救步骤。 · 协同不同的日志来源，收集所需的证据，以了解其影响，并提出应对措施。 · 完全掌控事件，直到所有的应对措施都完成并记录在案。 · 参与改进安全监测工具集的项目，以及改进防御性控制。 资质、经验、技能： · 学士学位和2年以上的网络安全或IT工作经验。 · 流利的英语。 · 具有良好的操作系统内部知识（Windows，Linux/UNIX和MAC）和网络概念。 · 有能力阅读和理解系统数据，包括安全事件日志、系统日志、应用程序日志和设备日志。 · 最好是有： 拥有一个以上的EDR、SIEM和日志分析工具和技术的经验。最好是Sentinel One和Sumologic。

1，至少两年或以上ASIC芯片SOC模块设计、集成工作经验； 2，熟悉verilog语言，有良好编程习惯； 3，熟悉ASIC芯片前端设计流程； 4，熟悉SOC芯片架构； 5，至少精通其中一项：通用处理器（包括CPU、DSP、GPU等），总线（NOC、NIC等），DDR等常用存储，多媒体（ISP、video等），高速外设，低速外设 精通两项或以上者优先； 6，熟练运用至少一门脚本语言； 7，熟悉验证、综合、后端设计中任一项者优先； 8，本科及以上学历。

工作地点杭州之江实验室新园区 岗位职责： 以下一条或多条： 1) SoC前端设计和集成，SoC IP设计以及系统验证； 2) 据系统芯片功能和性能要求对模块进行设计规划，编写规格说明书和用户手册，根据设计规范和接口时序完成详细文档设计，并使用Verilog实现模块的RTL描述； 3) 根据模块设计规格，负责模块在SoC模拟验证环境、FPGA原型验证环境的集成，编写时序约束脚本，并协助FPGA工程师完成模块的FPGA综合，协助后端工程师完成模块的物理实现； 4) 根据模块设计规格，协助验证工程师完成模拟验证大纲、FPGA验证大纲，开发测试向量，协助完成验证目标。 职责要求： 1)电子或者计算机相关专业硕士学历； 2)熟练使用SystemVerilog、Verilog、Chisel等硬件设计语言； 3)熟悉UNIX环境脚本语言者优先； 4)熟练使用Synopsys或Cadence数字集成电路设计工具链； 5)熟悉AMBA总线架构，熟悉以下SoC子系统之一：Memory (DDR控制器, DDR PHY, LPDDR3/4协议),多媒体(camera ISP, LCD控制器), SoC外设接口(DSI, CSI, UART, SPI, I2C, I3C), MIPI PHY (D-PHY (DSI/CSI), M-PHY, UniPro),存储系统: eMMC, UFS, raw NAND, SPI NOR； 6)具有较强的学习和独立解决问题的能力和较强的沟通能力和团队协作能力； 7) 具备一定的英文阅读能力，能熟练阅读英文文献、文档等。

工作地点杭州之江实验室新园区 岗位职责： 以下一条或多条： 1) SoC前端设计和集成，SoC IP设计以及系统验证； 2) 据系统芯片功能和性能要求对模块进行设计规划，编写规格说明书和用户手册，根据设计规范和接口时序完成详细文档设计，并使用Verilog实现模块的RTL描述； 3) 根据模块设计规格，负责模块在SoC模拟验证环境、FPGA原型验证环境的集成，编写时序约束脚本，并协助FPGA工程师完成模块的FPGA综合，协助后端工程师完成模块的物理实现； 4) 根据模块设计规格，协助验证工程师完成模拟验证大纲、FPGA验证大纲，开发测试向量，协助完成验证目标。 职责要求： 1)电子或者计算机相关专业硕士学历； 2)熟练使用SystemVerilog、Verilog、Chisel等硬件设计语言； 3)熟悉UNIX环境脚本语言者优先； 4)熟练使用Synopsys或Cadence数字集成电路设计工具链； 5)熟悉AMBA总线架构，熟悉以下SoC子系统之一：Memory (DDR控制器, DDR PHY, LPDDR3/4协议),多媒体(camera ISP, LCD控制器), SoC外设接口(DSI, CSI, UART, SPI, I2C, I3C), MIPI PHY (D-PHY (DSI/CSI), M-PHY, UniPro),存储系统: eMMC, UFS, raw NAND, SPI NOR； 6)具有较强的学习和独立解决问题的能力和较强的沟通能力和团队协作能力； 7) 具备一定的英文阅读能力，能熟练阅读英文文献、文档等。

工作内容: 1. 负责软硬件隐私计算一体机的数字IP的开发和验证，负责SOC验证; 2. 对关键算法实现FPGA与GPU实现软硬件融合设计; 3. 所需技术文档的撰写; 4. 跨团队合作完成芯片的验证、测试和应用; 背景需求: 1. 具有微电子或相关专业的本科、硕士或更高学历; 2. 在数字设计和验证方面项目经验; 3. 前端EDA（Xilinx、Altera等）工具、Verilog，VHDL和C语言; 4. 熟悉IC前端的设计流程、MCU、FPGA基础架构更佳; 5. 突出的学习能力和沟通能力。