职位职责： 1、 研究形式化验证技术在网络领域的应用，探索网络系统自动化验证方法； 2、通过对网络控制面和数据面进行建模验证，实现网络变更前自动化验证，预测影响和风险。 职位要求： 1、 硕士及以上学历，计算机、通信等相关专业； 2、掌握形式化方法领域的相关知识、形式化建模方法和形式验证工具使用及应用，有较强的数学建模能力，如：SAT/SMT/Z3 等求解器，基于 SMV 模型验证等； 3、熟悉学术界在网络控制面或数据面验证领域的相关论文和工具的技术原理和实践，如：Batfish、Minesweeper、HSA/BDD 等； 4、 编程基础扎实，能使用 C/C++/Python/Go 等至少一门编程语言。

工作职责： 1. 与IC设计工程师和系统工程师密切合作，理解模块及芯片设计规格。根据设定的芯片构架，负责编写芯片项目的RTL及网表的相关验证文档，负责开发数字电路模块级和系统级验证方案； 2. 开发验证平台，使用Verilog, System Verilog, UVM/OVM/VMM验证方法学,等硬件设计验证语言/工具，熟悉基于断言验证方法SVA，实现高效率的芯片功能，进行模块及SoC系统级验证工作； 3. 能够根据项目要求产生测试计划，产生代码及功能覆盖率，撰写验证报告； 4. 验证环境和验证脚本工具（Shell/Perl/Tcl/Makefile），并维护验证流程，配合芯片设计工程师查找修复设计缺陷； 5. 能够独立完成RTL级仿真和门级时序（带反标）仿真完成验证执行和Debug，满足Tape Out需求。 岗位需求： 1. 电子工程类本科及以上学历，三年及以上经验； 2. 熟悉数字电路验证流程； 3. 熟悉数字IC设计流程，熟悉UVM/VMM/OVM验证方法学，熟练掌握Verilog或System Verilog/SVA硬件设计验证语言； 4. 熟悉Linux工作环境，熟练使用脚本语言进行设计工具及环境开发如Makefile，Perl, Shell, TCL等； 5. 熟练掌握Cadence, Synopsys, Mentor逻辑仿真工具； 6. 熟悉基于断言验证方法，能够根据项目要求产生测试计划，产生代码及功能覆盖率，熟悉网表级带反标仿真验证调试； 7. 熟练使用仿真和调试工具，如VCS、NCSIM、Verdi等； 8. 有数模混合验证经验，能够搭建混合仿真的验证平台，并完成调试；能够搭建FPGA平台验证及调试,灵活配合软硬件验证方法并应用于产品验证； 9. 熟悉ARM Cortex-M处理器者优先； 10. 熟悉一种版本管理工具： SVN, GIT；

具体的工作职责包括： - 应用先进的芯片验证方法和技术，对芯片的设计、架构及微架构进行验证 - 定义验证范围，支撑验证框架架构开发工作 - 参与设计与代码审查 - 协同公司芯片架构工程师、设计工程师、软件工程师，共同完成验证目标 岗位要求 - 本科以上学历，硕士、博士更优；电子、计算机、物理、数学等相关理工科专业 - 具备使用随机激励、功能覆盖、基于断言验证方法的经验 - 具备使用C++或SystemVerilog的面向对象编程能力 - 对主流设计及验证工具（VCS 或相近仿真工具、Verdi、GDB等调试工具）及验证方法学（如UVM等）有所了解 - 熟悉硬件加速仿真技术为佳，如Zebu, FPGA - 善于进行调试验证和找寻复杂问题的解决方法 - 英文听说读写能力熟练 - 优秀的学习能力、沟通能力、责任心和团队协作能力 - 有跨地域、跨时区, 跨语言协作经验的优先考虑

1. 负责模块级和系统级验证工作； 2. 根据设计制定功能验证计划，根据验证计划编写功能/性能/异常测试，完成各种覆盖率的 收集和分析，完成模块级验证和交付。 岗位要求： 1. 3 年以上 IC 验证工作经验，本科及以上学历，有密码学背景者优先； 2. 熟悉 RTL 级和 Gate-Level 级仿真，有复杂 IP 验证经验优先考虑； 3. 能熟练使用 C 语言、SystemVerilog、UVM 和脚本语言开发参考模型以及测试用例； 4. 具有良好的沟通能力和团队合作能力，有较强的抗压能力和综合素质，具有创业精神。

岗位职责 工作地点：深圳，北京、上海、杭州、苏州、南京、成都、西安。 1、IP 验证，根据 spec 提取测试点、制定验证计划； 2、搭建验证平台，编写验证用例，执行验证； 3、Failure、Bug 分析及定位，Coverage 分析及收敛； 4、按时、保质完成各节点的交付； 5、开发验证相关的自动化工具。 任职要求 1、微电子、电子工程、通信、计算机等专业本科及以上学历，5年以上相关工作经验，有 IP 验证经验，有ISP验证经验优先； 2、精通 Verilog/SystemVerilog 和 UVM，能够独立搭建验证环境； 3、精通 C/C++等编程语言，熟悉 reference model 的开发及使用； 4、掌握至少一种脚本语言：Makefile、Perl、Python、Ruby、Tcl 等； 5、熟悉常用 EDA 工具的使用，如 verdi、vcs、ncsim 等； 6、具备强烈的责任心、驱动力和schedule意识，良好的学习能力、团队合作精神、沟通表达和问题分析能力。 加分项 a)有 ISP 验证经验 b)有 NPU 验证经验 c)熟悉视频编解码

职位描述： 1、负责和参与前沿汽车芯片的开发； 2、负责和参与芯片验证文档的撰写，包括验证方法学，验证Testbench搭建及实现，以及验证全流程的收敛； 3、负责和参与汽车芯片block Level, sub-system level，IP level以及SoC level的验证TB开发、环境开发、测试向量开发及调试，覆盖率收集、问题复现等； 4、负责和参与Infrastructure的工具和流程的开发； 5、负责和参与基于Palladium，Zebu或FPGA的Emulation的开发和软硬协同验证。 职位要求： 1、硕士及硕士以上，电子工程，通讯，计算机专业等优先； 2、熟悉ASIC芯片设计和验证流程； 3、熟悉SystemVerilog，Verilog等设计验证语言； 4、 精通UVM验证方法学，熟悉自底向上的Testbench的集成，能够独立从头开发block，subsystem或SoC的验证环境； 5、有AI，CPU，GPU相关产品经验者优先； 6、熟悉Synopsys VCS或Cadence Xcelium等流程和EDA工具的使用，有Cadence TBA或PSS经验有加分，有Cadence Palladium或Synopsys Zubu经验有加分； 7、熟悉Linux系统环境，熟悉Python, Shell，Makefile，Perl，Ruby，Tcl等编程脚本语言； 8、 富有激情，有创新意识和能力，具有自我驱动和良好的团队合作能力，有良好的沟通和表达能力。 Base北京/上海均可

1、负责和参与前沿汽车芯片的开发； 2、负责和参与芯片验证文档的撰写，包括验证方法学，验证Testbench搭建及实现，以及验证全流程的收敛； 3、负责和参与汽车芯片block Level, sub-system level，IP level以及SoC level的验证TB开发、环境开发、测试向量开发及调试，覆盖率收集、问题复现等； 4、负责和参与Infrastructure的工具和流程的开发； 5、负责和参与基于Palladium，Zebu或FPGA的Emulation的开发和软硬协同验证。 职位要求： 1、硕士及硕士以上，电子工程，通讯，计算机专业等优先； 2、熟悉ASIC芯片设计和验证流程； 3、熟悉SystemVerilog，Verilog等设计验证语言； 4、 精通UVM验证方法学，熟悉自底向上的Testbench的集成，能够独立从头开发block，subsystem或SoC的验证环境； 5、有AI，CPU，GPU相关产品经验者优先； 6、熟悉Synopsys VCS或Cadence Xcelium等流程和EDA工具的使用，有Cadence TBA或PSS经验有加分，有Cadence Palladium或Synopsys Zubu经验有加分； 7、熟悉Linux系统环境，熟悉Python, Shell，Makefile，Perl，Ruby，Tcl等编程脚本语言； 8、 富有激情，有创新意识和能力，具有自我驱动和良好的团队合作能力，有良好的沟通和表达能力。 Base北京/上海均可

职位描述 工作职责： 1、参与验证环境搭建和参考模型的开发； 2、参与焦点和伪随机激励开发、验证、及覆盖率分析； 3、参与芯片验证环境的日常维护； 4、参与项目中验证环境和激励的入库； 任职资格： 1、本科及以上学历，有相关工作经验者优先； 2、了解计算机系统和数字电路设计流程； 3、熟悉Verilog、SystemVerilog等硬件描述语言； 4、熟悉UVM验证方法学； 5、熟悉Candence和Synopsys的仿真软件使用流程，能运用Python、Perl、Tcl等脚本语言解决问题； 6、工作认真、积极主动、严谨、敬业、有较强的沟通能力与团队组织协调能力； 相关待遇： 1.年薪20W-40W。 2..双休，周末加班双倍工资 3.按实际工龄计算年休（5天，7天，10天，15天） 4.社保按实际工资缴纳，公积金比例为10% 5.如若录用，签三年期合同，试用期三个月，试用期工资100%发放 6.提供工作午餐，下午茶零食，friday happy hour 7.每年一次体检，定期组织团建，节假日福利、生日福利。

岗位职责： 1、深入了解ASIC设计及验证流程，可根据芯片设计规格书，编写验证需求，可搭建验证平台并完成验证用例和回归; 2、 执行验证计划，编写验证用例，开展递归测试，完成问题的调试和修复； 3、 负责芯片IP集成验证以及IP模块验证，有高速接口验证经验者优先; 4、 负责SOC系统级验证，并收集、分析和提高验证覆盖率; 任职资格： 1、研究生及以上学历，有相关工作经验者优先； 2、精通计算机系统和数字电路设计流程； 3、精通Verilog、SystemVerilog等硬件描述语言； 4、精通UVM验证方法学； 5、精通Candence和Synopsys的仿真软件使用流程，能运用Python、Perl、Tcl等脚本语言解决问题； 6、工作认真、积极主动、严谨、敬业、有较强的沟通能力与团队组织协调能力； 相关待遇： 1.年薪35W-70W。 2..双休，周末加班双倍工资 3.按实际工龄计算年休（5天，7天，10天，15天） 4.社保按实际工资缴纳，公积金比例为10% 5.如若录用，签三年期合同，试用期三个月，试用期工资100%发放 6.提供工作午餐，下午茶零食，friday happy hour 7.每年一次体检，定期组织团建，节假日福利、生日福利。

•该团队负责产品的验证，包括便携式消费品、数字信号处理Data-paths、嵌入式微处理器系统和高端电源IC。 •作为该团队的一名有经验的工程师，候选人将使用最新的验证方法，对从单元到芯片级的设计进行验证，并在应用层面对这些SOC进行系统级验证。 要求： •电子工程/计算机工程学位，3年以上数字验证方面的经验。 •应具有开发基于UVM的测试台基础设施的经验，包括从头开始、功能覆盖点开发、代码覆盖率分析/关闭和assertion开发。 •熟悉AHB/AXI/APB协议，熟悉基于处理器的SoC设计验证。 •Systemverilog、C/C++、SystemC、TCL/Perl/Python/shell脚本。 •出色的调试和分析技能。 •必须是一个积极主动的人，能够在最少的指导下完成任务。 •有混合信号验证和模拟建模经验者优先。 •有电源IC、DSP和信号链经验者优先。 •有RTL设计/FPGA流程经验者优先。 工作职责： •使用最前沿的方法验证复杂的设计和子系统。 •参与并影响关于拟采用的验证方法的决定。 •对完整的验证负责—定义块/芯片级验证的测试计划、测试和验证方法。与设计团队合作，制定测试计划，完成代码和功能覆盖。 •在实现**芯片验证方面，与模拟co-sim和固件团队持续互动。 •与设计、产品评估和应用工程团队合作，支持产品流片后的验证活动。 •如果是高级工程师，需要领导一个项目，并在技术上指导初级验证工程师。

工作职责: 1、完成模块设计并进行初步仿真、代码语法检查等工作。 2、完成相应接口的协议学习及IP集成工作 3、支持系统仿真，流程实现工作。 任职资格: 1.具有扎实的数字电路基础，熟悉verilog、SystemVerilog、perl、tcl等语言，掌握linux系统中基本的操作命令；能够根据需求进行模块化设计，并进行相应的仿真验证；熟悉AMBA总线、USB、SPI、I2C、I2S、ISO7816、ISO14443、UART、LCD、Ethernet、SDeMMC等协议规范者优先； 2.硕士及以上学历，电子科学与技术、电子信息等理工类相关专业；

基于自主知识产权芯片，我们的GNSS算法正服务于百万级IOT终端，践行“助力人类触摸无处不在的精准时空”的使命。期待与你一起并肩，促进更大规模的芯片终端落地，将基于芯片的GNSS高精度应用发挥出更大的前景！ 未来的你能接触到： 1、根据需求和设计文档，制定IP以及SOC系统的验证计划和验证策略； 2、负责IP以及SoC系统基于UVM验证环境的搭建; 3、执行芯片验证计划，参与芯片模块级/系统级的验证工作； 4、负责编写测试用例，并进行调试、收集分析验证覆盖率； 5、参与FPGA验证平台搭建，配合算法团队完成FPGA验证； 6、配合前后端以及Firmware团队完成全流程的验证工作； 同时我们希望你能具备： 1、硕士及以上学历，微电子与固体电子学、电子工程类、通信工程类； 2、熟悉Perl/Makefile/Shell，C/C++语言，熟悉Linux/Unix操作系统； 3、熟练使用VCS/Verdi/IUS等仿真工具，熟悉IC设计验证流程； 4、熟悉Verilog设计语言，熟悉SystemVerilog和UVM验证方法学； 5、熟悉FPGA的验证流程，熟悉FPGA综合调试经验； 6、工作积极主动，善于思考和规划，良好的团队合作意识和沟通能力；

职责描述： 1.模拟集成电路及版图设计。 2.DA,AD,DCDC,运放，高速接口各种模块（有DA、AD、PLL、PM等模拟IC设计经验）。 ）； 3.模拟集成流片及验证测试。 4.编写完整的设计和验证报告。 任职要求： 1. 3年以上模拟集成电路设计工作经验，具有MIPI接口D-Phy、C-Phy物理层设计经验者优先。 2.熟练使用Cadence模拟IC设计工具，有流片成功经验者优先。 3.资历越深，薪资可期。

工作职责: 1.负责公司产品的销售工作，开发维护客户，寻找潜在客户并达成交易； 2.与公司内部采购专员建立有效沟通，以处理好客户的各类元器件，IC需求、报价、订单、交货及货款回收整套销售流程，完成销售指标任务； 3.具有较强的维护老客户的业务，挖掘客户的发展潜力; 4.定期与合作客户进行沟通，建立良好的长期合作关系; 5.完成领导安排及其他部门需要配合的相关工作。 任职资格: 1.具有1-3年IC行业工作经验（销售、采购、研发、产品均可），其中1年以上放大器、数据转换器、电源管理、MCU、传感器、分立器件或类似电子元器件销售经验。 2.具备良好的沟通与销售技巧，有敏锐的市场意识和独立开拓市场的能力; 3.较强的协调能力和团队合作精神，工作积极主动; 4.学习能力强，有较高的责任心，挑战高薪欲望强烈，能承受较大的工作压力。 公司员工福利： 1.五星级物业管理写字楼、良好的办公环境，nice的公司领导和同事。 2.公司配备下午茶、冰箱、微波炉。 3.不定期举办团建活动。 4.所有入职、在职人员公司均提供专业知识、技能培训及职业发展规划。 5.公司对所有岗位提供具有竞争力的薪酬，期待有才华的你的加入。公司正在快速发展，一大波福利等你来开启。 公司简介： 北京铭哲思科技有限公司是一家专业的电子元器件代理商，一直定位为一家专业的电子元器件市场开拓及代理公司。铭哲思致力于成为“芯”片级方案提供商和整机方案提供商以及一站式半导体芯片整合供应商。公司自2008年成立以来，累计服务终端客户3000+。公司目前主要代理和分销 TI、ADI、NXP、MICROCHIP、ST、兆易创新、圣邦微、思瑞普、音特电子等多种厂商品牌。 公司地址： 地址：北京市昌平区龙域北街金域国际中心B座907（13号线龙泽地铁站附近） 薪资范围：7000-15000元/月 薪资结构：底薪+绩效+提成 工作时间：9：00-18：00, 周末双休 提成方式：按回款提成

工作职责： 1. 负责大规模的数字系统架构设计； 2. 负责组织实施数字算法的设计、建模及仿真验证工作； 3. 负责组织实施数字电路模块划分、电路实现及系统整合； 4. 负责组织RTL代码综合、时序分析和后端版图设计的交互工作； 5. 和数字验证团队协同工作； 6. 负责SoC系统或子系统集成； 7. 负责芯片设计文档的撰写。 任职要求： 1. 大学本科及以上学历，通信、微电子、电子工程相关专业; 2. 4年以及上数字集成电路设计经验，了解无线通信协议，精通DFT优先; 3. 具有多次成功的数字大规模电路流片经验，有综合、PT等后端经验者优先; 4. 精通Verilog/VHDL/systemverilog进行 模块设计; 5. 精通大规模数字电路系统架构设计、仿真验证、电路综合、能够独立完成数字模块定义及划分。系统整合; 6. 精通tcl/perl/shell等脚本语言; 7. 良好的英语能力；良好的团队合作精神及技术学习能力。具有一定的领导能力。