System Analysis工程师 职责描述： 1、负责完成用于OLED驱动电路的硅后IC bring up / IC verification list规划、验证、报告； 2、Debug tool & test tool development (C/C#/VB)； 3、Issue reproduce & cowork RD to debug IC issue,沟通回应客户需求及工厂问题； 4、熟练操作scope / power supply / power meter验证IC各项功能 5、完成driver IC板级验证系统的相关固件开发，搭建自动化验证平台； 6、协助数字IC工程师完成FPGA原型验证。 岗位要求： 1、Driver IC  (power/gamma/LDO/source/PLL/...)验证相关经验； 2、熟练操作scope / power supply / power meter验证IC各项功能 3、有3年以上芯片测试/系统验证经验，熟悉相关的IP验证手法； 4、良好沟通协调及抗压能力与积极认真负责的做事态度； 5、熟练掌握C / C# / VB语言能力； 6、良好的英语读写能力； 7、电子相关专业毕业，应届生亦可。

岗位职责 1、负责编写测试用例，并进行调试、收集分析验证覆盖率； 2、参与改进并完善公司的芯片验证流程； 3、负责编写芯片批量测试用例，协助测试工程师搭建硬件测试平台，完成芯片的功能、参数测试； 任职条件 1、本科及以上学历，微电子学／计算机／电子工程／通信工程等相关专业; 2、2-5年以上IC验证从业经验; 3、熟悉数字芯片 SoC 和通信模块原理; 4、熟悉 Verilog，精通 C / System Verilog 验证； 5、掌握 Python/Perl / Shell / Tcl 等脚本；

职责描述： 1. 与IC设计工程师和系统工程师密切合作，负责IC设计项目相关验证计划的制定，验证 结果的评审，并根据项目的特点制定不同的验证策略、方案； 2.开发模块级的验证组件； 3.用Verilog、SystemVerilog以及各种验证方法学（覆盖率模型，带约束的随机向量生成等） 进行模块以及系统级的验证 任职要求： 1.微电子或电子类相关专业。 2.精通system Verilog 和各种Shell语言（Perl,csh,tcl,sh,etc） 3.熟悉AMBA 总线 协议 4.熟悉EDA工具（VCS/Verdi等） 5.熟悉UVM验证者优先 6.熟练使用perl、python等脚本语言（加分项）

岗位职责： 1.负责模块级/子系统级/系统级的验证工作（包括前仿和后仿）； 2.制定验证策略和验证计划，搭建验证平台； 3.编写验证用例，进行模块级、子系统级和系统级验证； 4.完成验证覆盖率分析，输出验证报告文档。 任职要求： 1．微电子、电子工程、通信等相关专业本科及以上学历，三年以上芯片验证经验； 2．熟悉IC验证流程，熟练掌握UVM验证方法学，以及相关编译、仿真和debug EDA工具； 3．熟悉Verilog/SystemVerilog、C/C++编程语言，以及常用脚本语言，如Shell/Tcl/Perl/Python； 4．熟悉常用SoC总线和接口协议，如AMBA、DDR、SPI、I2C、SDIO、MIPI、USB等； 5．具备数字通信相关芯片验证经验者优先； 6．熟悉ARM/RISC-V SoC系统及具有低功耗验证经验者优先； 7．规范严谨、耐心细致的工作风格，具有学习热情和抗压能力； 8．流畅的英文读写能力，良好的敬业协作精神与协调沟通能力。

岗位职责： 1.根据实际项目需求设计针对性的验证方案，负责验证方案的落地实现； 2.负责验证环境的设计和编码实现； 3.负责测试用例的设计和调试，根据仿真情况定位解决问题； 负责验证平台、脚本的持续优化和效率提升。 岗位要求： 1.具有电子工程和ASIC/SOC验证经验； 2.熟悉基本的验证语言，如SystemVerilog/Vera/E; 3.了解常见的验证方法学VMM/UVM/OVM； 4.熟练使用EDA工具（VCS，Verdi），脚本语言（Shell，TCL）和Linux工作环境； 有良好的团队合作精神，工作态度积极，责任心强。

岗位职责 工作地点：深圳，北京、上海、杭州、苏州、南京、成都、西安。 1、IP 验证，根据 spec 提取测试点、制定验证计划； 2、搭建验证平台，编写验证用例，执行验证； 3、Failure、Bug 分析及定位，Coverage 分析及收敛； 4、按时、保质完成各节点的交付； 5、开发验证相关的自动化工具。 任职要求 1、微电子、电子工程、通信、计算机等专业本科及以上学历，5年以上相关工作经验，有 IP 验证经验，有ISP验证经验优先； 2、精通 Verilog/SystemVerilog 和 UVM，能够独立搭建验证环境； 3、精通 C/C++等编程语言，熟悉 reference model 的开发及使用； 4、掌握至少一种脚本语言：Makefile、Perl、Python、Ruby、Tcl 等； 5、熟悉常用 EDA 工具的使用，如 verdi、vcs、ncsim 等； 6、具备强烈的责任心、驱动力和schedule意识，良好的学习能力、团队合作精神、沟通表达和问题分析能力。 加分项 a)有 ISP 验证经验 b)有 NPU 验证经验 c)熟悉视频编解码

职位描述： 1、负责和参与前沿汽车芯片的开发； 2、负责和参与芯片验证文档的撰写，包括验证方法学，验证Testbench搭建及实现，以及验证全流程的收敛； 3、负责和参与汽车芯片block Level, sub-system level，IP level以及SoC level的验证TB开发、环境开发、测试向量开发及调试，覆盖率收集、问题复现等； 4、负责和参与Infrastructure的工具和流程的开发； 5、负责和参与基于Palladium，Zebu或FPGA的Emulation的开发和软硬协同验证。 职位要求： 1、硕士及硕士以上，电子工程，通讯，计算机专业等优先； 2、熟悉ASIC芯片设计和验证流程； 3、熟悉SystemVerilog，Verilog等设计验证语言； 4、 精通UVM验证方法学，熟悉自底向上的Testbench的集成，能够独立从头开发block，subsystem或SoC的验证环境； 5、有AI，CPU，GPU相关产品经验者优先； 6、熟悉Synopsys VCS或Cadence Xcelium等流程和EDA工具的使用，有Cadence TBA或PSS经验有加分，有Cadence Palladium或Synopsys Zubu经验有加分； 7、熟悉Linux系统环境，熟悉Python, Shell，Makefile，Perl，Ruby，Tcl等编程脚本语言； 8、 富有激情，有创新意识和能力，具有自我驱动和良好的团队合作能力，有良好的沟通和表达能力。 Base北京/上海均可

1、负责和参与前沿汽车芯片的开发； 2、负责和参与芯片验证文档的撰写，包括验证方法学，验证Testbench搭建及实现，以及验证全流程的收敛； 3、负责和参与汽车芯片block Level, sub-system level，IP level以及SoC level的验证TB开发、环境开发、测试向量开发及调试，覆盖率收集、问题复现等； 4、负责和参与Infrastructure的工具和流程的开发； 5、负责和参与基于Palladium，Zebu或FPGA的Emulation的开发和软硬协同验证。 职位要求： 1、硕士及硕士以上，电子工程，通讯，计算机专业等优先； 2、熟悉ASIC芯片设计和验证流程； 3、熟悉SystemVerilog，Verilog等设计验证语言； 4、 精通UVM验证方法学，熟悉自底向上的Testbench的集成，能够独立从头开发block，subsystem或SoC的验证环境； 5、有AI，CPU，GPU相关产品经验者优先； 6、熟悉Synopsys VCS或Cadence Xcelium等流程和EDA工具的使用，有Cadence TBA或PSS经验有加分，有Cadence Palladium或Synopsys Zubu经验有加分； 7、熟悉Linux系统环境，熟悉Python, Shell，Makefile，Perl，Ruby，Tcl等编程脚本语言； 8、 富有激情，有创新意识和能力，具有自我驱动和良好的团队合作能力，有良好的沟通和表达能力。 Base北京/上海均可

【Related positions：GPU SOC Design Engineer/ASIC Design Engineer/IP Design Engineer/SOC Methodology Engineer/Senior ASIC Infrastructure Engineer Level:Junior-Mid-Senior】 The NVIDIA GPU clocks group is looking for an excellent Senior ASIC Design Engineer to join the team. The Team is responsible for crafting all aspects of GPU clocking. We collaborate with the frontend design team to understand the clocking requirements for the chip, and work with backend teams to understand the physical restrictions. The GPU clocks group architects, designs and validates the clocks RTL. The complexity of clocks RTL has increased many fold to support our features that power our product lines ranging from consumer graphics to self-driving cars and the growing field of artificial intelligence. What you’ll be doing: • As a Clocks team member, you will collaborate with other architects, ASIC designers and verification engineers to design high frequency and low power clocks. • You should be able to engage with multiple teams and design the GPU clocks to satisfy all the architectural constraints. • You will need to run and enhance some in-house flow to guarantee the good quality of clocks RTL and netlist, drive the issues to close. • Together with other team members, we deliver clock information to SOC verification team, timing and DFT teams. You will use Perl/Python to improve the productivity of the above teams. • Collaborate with software and silicon solution team to debug GPU clock silicon bugs in our new products. What we need to see: • BS or (MS preferred) in EE or equivalent experience. • Your ability to thrive in a dynamically changing environment. • Validated experience in RTL design (Verilog), verification and logic synthesis. • Your strong coding skills in Perl or Python or other industry-standard scripting languages. • Deep understanding of sub-micron silicon issues like noise, cross-talk, and OCV effects is a plus. • Good understanding of backend flows and requirements is a plus. • DFT knowledge is a plus. • Experience in implementing on-chip clocking networks is desirable. Ways to stand out from the crowd: • Excellent analytical and problem-solving skills. • Fluent English (both written and spoken) and excellent communication skills. • Good team work spirit, easy to cooperate with team members.

岗位职责： 1.根据实际项目需求设计针对性的验证方案，负责验证方案的落地实现； 2.负责验证环境的设计和编码实现； 3.负责测试用例的设计和调试，根据仿真情况定位解决问题； 负责验证平台、脚本的持续优化和效率提升。 岗位游戏： 1.具有电子工程和ASIC/SOC验证经验； 2.熟悉基本的验证语言，如SystemVerilog/Vera/E; 3.了解常见的验证方法学VMM/UVM/OVM； 4.熟练使用EDA工具（VCS，Verdi），脚本语言（Shell，TCL）和Linux工作环境； 有良好的团队合作精神，工作态度积极，责任心强。

工作职责: 1、根据电路设计规格要求和芯片实现设计，负责开发测试电路板； 2、根据测试方案，推动硬件测试开展及输出测试结果； 3、根据项目需求和产品设计进行功能和性能测试； 4、对缺陷进行跟踪、分析； 5、撰写设计、仿真、测试报告，工作文件归档整理，和团队及时沟通解决问题； 6、完成领导安排的其它工作。 任职资格: 1、 电子、集成电路、生物医学、自动化、仪器与信号测量等相关专业*****本科及以上学历，0-2年工作经验，且具备测试工作经验； 2、具备良好的CMOS/模拟电路/数字电路知识基础； 3、掌握Protel、AD、PADS、Allegro等EDA工具，能独立完成原理图和PCB Layout设计； 4、熟悉常用电子元器件原理和特性，熟悉电子产品制造工艺； 5、具备一定的英语阅读能力； 6、 熟悉各种常规测试仪表的使用，可独立进行芯片测试和分析测试结果； 7、具备较强的分析定位问题及主动推动问题解决的能力； 8、工作细致认真，责任心强，有良好的团队沟通、协作精神。

基于自主知识产权芯片，我们的GNSS算法正服务于百万级IOT终端，践行“助力人类触摸无处不在的精准时空”的使命。期待与你一起并肩，促进更大规模的芯片终端落地，将基于芯片的GNSS高精度应用发挥出更大的前景！ 未来的你能接触到： 1、根据需求和设计文档，制定IP以及SOC系统的验证计划和验证策略； 2、负责IP以及SoC系统基于UVM验证环境的搭建; 3、执行芯片验证计划，参与芯片模块级/系统级的验证工作； 4、负责编写测试用例，并进行调试、收集分析验证覆盖率； 5、参与FPGA验证平台搭建，配合算法团队完成FPGA验证； 6、配合前后端以及Firmware团队完成全流程的验证工作； 同时我们希望你能具备： 1、硕士及以上学历，微电子与固体电子学、电子工程类、通信工程类； 2、熟悉Perl/Makefile/Shell，C/C++语言，熟悉Linux/Unix操作系统； 3、熟练使用VCS/Verdi/IUS等仿真工具，熟悉IC设计验证流程； 4、熟悉Verilog设计语言，熟悉SystemVerilog和UVM验证方法学； 5、熟悉FPGA的验证流程，熟悉FPGA综合调试经验； 6、工作积极主动，善于思考和规划，良好的团队合作意识和沟通能力；

带领验证团队，负责芯片IP, SOC的验证工作（包括功能和时序仿真）, 根据系统要求制定验证计划和方案， 负责芯片验证的整体环境搭建和维护。 岗位职责: • 负责IP/子系统/系统级的全流程验证； • 根据设计规格制定验证计划及验证策略，根据设计及架构需求提取验证特性； • 搭建验证环境，创建并调试验证用例，收集并分析覆盖率，完成网表级仿真； • 开发或修改验证脚本，提高整体验证效率； • 业界新技术、新工具、新方法学的研究及开发； 任职要求： • 掌握IP或SOC验证流程，对验证方法学有深刻的理解； • 精通System Verilog，UVM，精通Perl/Python/TCL等脚本语言，熟悉C/C++； • 有如下几项经验之中的一项或多项： (1) ARM CPU验证经验； (2) SOC总线验证经验； (3) DDR验证经验； (4) ISP/Codec等图像验证经验； (5) NPU等AI模块验证经验； (6) DSP等验证经验； (7) 带SDF的网表级仿真经验； (8) 搭建并维护过大型验证环境的经验； • 有前端设计或芯片测试经验优先; • 具有责任感，良好的解决问题能力和沟通协调能力，勇于创新和接受挑战； • 电子、计算机、通信、自动化等相关专业硕士及以上学历，7年以上工作经验。

岗位职责： 1.负责芯片顶层或IP集成验证 2.与设计人员共同制定验证规格和测试计划，并搭建基于UVM的验证平台 3.执行验证计划，编写测试用例，开展递归测试，完成问题的调试和修复 4.负责覆盖率收敛，并设计和编写测试用例完成signoff前的cross-check 5.开展门级功能和时序仿真 6.为芯片的bringup提供支持 职位要求： 1.微电子、计算机、通信等相关专业，硕士及以上学历 2.熟悉IC验证流程，具备丰富的IP/SOC验证以及成功流片的经验 3.熟悉SystemVerilog和UVM验证方法学 4.熟悉AXI/APB/AHB等总线协议 5.熟悉时钟、复位以及低功耗验证 6.熟悉门级仿真 7.能够识别项目风险点，具备团队协作精神，思路清晰，爱钻研，具备抗压能力

职位描述 工作职责： 1、参与验证环境搭建和参考模型的开发； 2、参与焦点和伪随机激励开发、验证、及覆盖率分析； 3、参与芯片验证环境的日常维护； 4、参与项目中验证环境和激励的入库； 任职资格： 1、本科及以上学历，有相关工作经验者优先； 2、了解计算机系统和数字电路设计流程； 3、熟悉Verilog、SystemVerilog等硬件描述语言； 4、熟悉UVM验证方法学； 5、熟悉Candence和Synopsys的仿真软件使用流程，能运用Python、Perl、Tcl等脚本语言解决问题； 6、工作认真、积极主动、严谨、敬业、有较强的沟通能力与团队组织协调能力； 相关待遇： 1.年薪20W-40W。 2..双休，周末加班双倍工资 3.按实际工龄计算年休（5天，7天，10天，15天） 4.社保按实际工资缴纳，公积金比例为10% 5.如若录用，签三年期合同，试用期三个月，试用期工资100%发放 6.提供工作午餐，下午茶零食，friday happy hour 7.每年一次体检，定期组织团建，节假日福利、生日福利。